【英語/ビジネス】高速インターフェースICのデジタル/アナログ回路設計＠京都府

# 必須条件

◯デジタル回路設計 ・Verilog-HDLもしくはSystem-Cによる論理回路設計の経験 ・RTL設計、機能検証、論理合成、タイミング制約に関する知識 〈ツール〉 VCSの使用経験 ◯アナログ回路設計 ・高速インターフェースPHYもしくは高周波回路の設計経験、PLLの設計経験（目安：3年以上） ・CMOSアナログ回路設計の知識 〈ツール〉 アナログ設計ツールの使用経験 ◯共通 ・英語スキル(TOEIC 450点以上) ・高速インターフェースに興味があり、市場動向や製品の進化を先読みして、世界最先端の新規技術を自らつくりあげていく挑戦意欲を有すること

# 歓迎条件

◯デジタル回路設計 ・HDMI／DisplayPort／USB／PCI express／mipi などの高速インターフェースの論理回路設計の経験、ICアーキテクチャ設計の経験、計測器や評価ボードを用いたIC評価の経験 ・HDMI／DisplayPort／USB／PCI express／mipi などの高速インターフェース規格に関する知識、高速／低消費電力設計の知識、映像処理／音声処理／暗復号処理／符号化処理の知識 〈ツール〉 Verdi/DVE/SpyGlass/DesignCompilerおよびVivado(FPGA)、Perl等のスクリプトの使用経験 ◯アナログ回路設計 ・HDMI／DisplayPort／USB／PCI express／mipi などの高速インターフェースPHYの設計経験 ・10Gbps超のSerDes回路設計の知識、　工学部で集積回路を専攻した専門知識 〈ツール〉 Synopsys Custom Compiler/Fine Simなどの使用経験 ◯共通 ・高速インターフェース標準化の経験（業界団体での規格提案、規格策定など）、マーケティングの経験（市場のニーズから製品・技術の要件を抽出） ・英語スキル（海外の開発協業会社とのコミュニケーション、業界団体での標準化活動ができるレベルは大歓迎） ・10Gbps超の高速信号を伝送するPCB設計、EMI評価、高速インターフェースのコンプライアンステストの経験者歓迎